Термин СБИС расшифровывается как «Технология очень крупномасштабной интеграции», которая включает в себя проектирование интегральных схем (ИС) путем объединения тысяч транзисторы логически в один чип разные логические схемы . Эти ИС в конечном итоге уменьшают занимаемое пространство схемы по сравнению со схемами с обычными ИС. Вычислительная мощность и использование пространства являются основными проблемами при проектировании СБИС. Реализация проектов СБИС открывает интересную и яркую карьеру как для студентов, так и для исследователей. Некоторые из новых направлений СБИС: Программируемая вентильная матрица приложения (FPGA), проекты ASIC и SOC. Ниже приводится список некоторых проектов СБИС для тех студентов, которые искренне ищут проекты в этой области. В этой статье обсуждается обзор проектов СБИС на базе FPGA, Xilinx, IEEE, Mini, Matlab и т. Д., Перечисленных ниже. Эти проекты очень полезны для студентов инженерных специальностей, студентов M.tech.

Проекты СБИС для студентов инженерных специальностей

Ниже обсуждаются проекты СБИС с рефератами для студентов-электронщиков.

Проекты СБИС

1). Преобразование дискретного вейвлета на основе трехмерного подъема

Этот проект помогает в предоставлении высокоточных изображений за счет кодирования изображения без потери его данных. Чтобы достичь этого, в этом процессе реализуется подъемный фильтр в зависимости от преобразования трехмерной дискретной вейвлет-архитектуры СБИС.

2). Разработка 4-битного умножителя SFQ с эффективным использованием высокоскоростного оборудования

Этот проект в основном используется для реализации модифицированного кодировщика кабины (MBE) с 4-битным SFQ на основе множитель . Этот множитель обеспечивает хорошую производительность по сравнению с обычным кабельным кодировщиком. Этот проект в основном используется в приложениях с критической задержкой.

3). Процессор криптографии, используемый в смарт-картах с эффективной областью

Этот проект используется для реализации трех алгоритмов криптографии, поддерживаемых как закрытыми, так и открытыми ключами, используемыми в интеллектуальная карточка приложения для обеспечения чрезвычайно безопасной проверки пользователей и данных коммуникация .

4). Высокоскоростной или маломощный умножитель с методом подавления паразитной мощности

Предлагаемая система отфильтровывает бесполезные ложные сигналы арифметических устройств, чтобы избежать ненужной передачи данных, которая не влияет на результаты последних вычислений. Эта система использует метод SPST для умножителей для достижения низкой мощности и высокой скорости передачи данных.

5). Сжатие и декомпрессия алгоритма данных без потерь

Этот проект в основном реализован для двухэтапной аппаратной архитектуры в зависимости от функции алгоритма PDLZW (параллельный словарь LZW), а также от алгоритма типа Adaptive Huffman, который используется как для приложений сжатия данных без потерь, так и для декомпрессии без потерь.

6). Архитектура турбо-декодера с низкой сложностью для энергоэффективных WSN

Предлагаемая система используется для снижения общего энергопотребления при передаче данных WSN посредством алгоритма декомпозиции LUT-Log-BCJR на базовые операции ACS (Добавить, сравнить, выбрать).

7). Архитектура СБИС для эффективного устранения импульсных шумов изображения.

Эта предложенная система в основном используется для улучшения качества изображения визуально, чтобы избежать вероятности искажения импульсным шумом, чтобы реализовать эффективную архитектуру СБИС с помощью фильтра, сохраняющего границы.

8). Архитектура процессора в памяти, используемого для сжатия мультимедиа

Предлагаемая система обеспечивает архитектуру низкой сложности для процессор в памяти для поддержки мультимедийных приложений, а именно сжатия изображений, видео посредством применения огромных единственных инструкций, множественных концепций данных и командного слова.

9). Техника временной синхронизации с символьной скоростью для беспроводных систем OFDM с низким энергопотреблением

Эта предлагаемая система в основном используется для улучшения беспроводного OFDM (ортогональное частотное разделение). Мультиплексирование ) за счет уменьшения мощности всей основной полосы частот с помощью часов генератор с настраиваемой фазой и динамическим контроллером синхронизации выборки.

10). Реализация маломощного и высокоскоростного умножителя на базе аккумулятора с SPST Adder и Verilog

Этот проект используется для разработки низкоэнергетического и высокоскоростного MAC (умножителя и накопителя) путем принятия метода ложного подавления мощности на MBE (модифицированный кодировщик кабины). Используя эту конструкцию, можно избежать рассеивания мощности при переключении.

“Примеры закона Биоота-Саварта ”

11). Разработка и реализация процессора роботов за счет включения защиты от столкновений с помощью технологии RFID

Предлагаемая система в основном используется для реализации процессора робота с функцией предотвращения столкновений, чтобы избежать физического столкновения роботов в среде с несколькими роботами. Этот алгоритм в основном реализован с использованием технологии VHDL и RFID.

12). Проектирование логической схемы с энергоэффективностью адиабатическим методом

Эта система демонстрирует конструкцию логической схемы эффективно с помощью адиабатического метода по сравнению с обычной конструкцией КМОП с помощью схем, использующих NAND & NOR ворота . Используя адиабатический метод, можно уменьшить рассеивание энергии в сети, а также повторно использовать накопленную энергию в нагрузочном конденсаторе.

3). Система шифрования для увеличения скорости вычислений системы

Основная цель этого проекта - повысить безопасность передачи данных для повышения скорости вычислений за счет реализации алгоритма AES с использованием FPGA. Таким образом, это моделирование, как и математическое моделирование, может быть выполнено с помощью кода VHDL.

14). IP-блок AHM или расширенной высокопроизводительной шины

Этот проект в основном используется для разработки архитектуры Advanced Микроконтроллер Шина (AMB) с использованием AHBN (Advanced High-Performance Bus). Этот проект может быть разработан с использованием кода VHDL, реализовав такие блоки, как master & save.

15). Многомодовый РЧ-трансивер на базе DSM с многоканальным доступом

Эта система в основном используется для разработки архитектуры многомодового передатчика и приемника и многоканальной ВЧ-связи с модулятором Delta-Sigma. Предлагаемая система использует язык VHDL для реализации двух архитектур.

16). Концентратор нокаутирующего переключателя с использованием асинхронного режима передачи

Используя этот проект, можно создать выключатель на основе асинхронной передачи с помощью таких инструментов, как VHS и VHDL. Этот выключатель может использоваться в сетях виртуальных пакетов, а также в приложениях дейтаграммы.

17). Поведенческий синтез асинхронных схем

Этот проект в основном используется для обеспечения техники поведенческого синтеза, используемой для асинхронных схем. Оба шаблона, такие как бальза и асинхронная реализация, являются основными элементами в дизайне.

18). Дизайн AMBA с использованием совместимого контроллера памяти AHB

Этот проект используется для разработки MC (контроллера памяти) в зависимости от AMBA (Advanced Microcontroller Bus Architecture) для управления системной памятью с использованием основной памяти, такой как SRAM и ROM.

19). Реализация сумматора дерева переноса

Сумматоры дерева переноса, основанные на конструкции СБИС, считаются лучшими по производительности сумматорами по сравнению с обычными двоичными сумматорами. Сумматоры, реализованные в этом проекте, - это остовное дерево, зубчатый камень и редкий зубчатый камень.

20). Вращение на фиксированный угол на основе дизайна CORDIC

Основная идея предлагаемой системы - поворот векторов на фиксированные углы. Эти углы необходимы для игр, робототехники, обработка изображений и т.д. Используя этот проект, вращение вектора может быть достигнуто за счет использования определенных углов в конструкции CORDIC (цифровой компьютер вращения координат).

21). Дизайн КИХ-фильтра с распределенной арифметикой поисковой таблицы

Предлагаемая система в основном увеличивает КИХ-фильтр производительность, создавая его с использованием распределенной арифметики трехмерной таблицы поиска вместо множителя. Таким образом, этот дизайн может быть реализован с использованием программного обеспечения, такого как FPGA и Xilinx.

22). Защелки Push-Pull Pulsed с высокой скоростью и низким энергопотреблением

Этот проект используется для выполнения энергоэффективных и высокопроизводительных импульсных защелок, которые в основном используются для систем СБИС с использованием новой топологии. Потому что эта топология в основном зависит от двухтактного конечного каскада, управляемого с использованием двух разделительных полос через генератор условных импульсов.

23). Архитектура СБИС арифметического кодера в SPIHT

Эта предлагаемая система увеличивает пропускную способность метода арифметического кодирования при разделении множеств в иерархических деревьях (SPIHT) сжатия изображений с высокоскоростной архитектурой в зависимости от FPGA.

“что такое фотодиод ”

24). Шумоподавление сигнала ЭКГ на основе ПЛИС

Этот проект используется для сдерживания шума в сигналах ЭКГ через два медианных фильтра с размером точки выборки 91 и 7 соответственно. Таким образом, этот процесс может быть достигнут путем реализации Дизайн ПЛИС на основе кода VHDL.

25). Высокопроизводительный процессор масштабирования изображений на основе СБИС с низкой стоимостью

Этот проект используется для реализации алгоритма процессора масштабирования изображения на основе СБИС с меньшим объемом памяти и высокой производительностью. Предлагаемая конструкция системы в основном содержит сочетание фильтров, реконфигурируемых динамических методов и совместного использования оборудования для снижения стоимости.

26). Эффективное проектирование и реализация архитектуры систолического массива

Основная концепция этого проекта - разработать аппаратную модель, используемую для умножителя систолического массива. Этот массив можно в основном использовать для выполнения двоичного умножения с помощью платформы VHDL. Предлагаемый дизайн системы может быть реализован с использованием программного обеспечения FPGA и Isim.

27). Разработка и синтез QPSK с использованием кода VHDL

QPSK является одним из основных методов модуляции. Этот метод используется в приложениях спутникового радио. Этот метод модуляции может быть реализован с помощью реверсивных логических вентилей. Разработка техники QPSK может быть выполнена с помощью кода VHDL.

28). Разработка и реализация контроллера DDR SDRAM с высокой скоростью

Предлагаемая система используется для разработки контроллера DDR SDRAM для передачи пакетных данных в зависимости от высокой скорости для синхронизации этих данных между схемами встроенной системы и DDR SDRAM. Код может быть разработан с использованием языка VHDL.

29). Разработка и реализация 32-битного процессора RISC

Основная идея этого проекта - реализовать 32-битный RISC (компьютер с сокращенным набором команд) с помощью такого инструмента, как XILINK VIRTEX4. В этом проекте разработаны 16 наборов команд, каждая из которых может быть выполнена в одном цикле CLK с использованием метода пятифазной конвейерной обработки.

30). Внедрение автобусного моста между AHB и OCP

Предлагаемая система используется для проектирования шинного моста между двумя протоколами, а именно общим и стандартным. Коммуникационные протоколы, такие как AHB (Advanced High-performance Bus) и OCP (Open Core Protocol), очень популярны, которые используются в приложениях SoC (система на кристалле) .

Идеи проектов СБИС для студентов инженерных специальностей

Список проектов СБИС на основе FPGA, MatLab, IEEE и мини-проектов для студентов инженерных специальностей приведен ниже.

Проекты СБИС для студентов магистратуры

Список проектов СБИС на базе магистрантов технических наук включает следующее.

Эффективная по площади и высоконадежная конструкция ячеек памяти I0T на основе RHBD, используемая в аэрокосмических приложениях
Фазовый детектор с многоуровневой половинной скоростью, используемый для схем CLK и восстановления данных
Компаратор с низким энергопотреблением и высокой скоростью, используемый для точных приложений
Стробируемый преобразователь уровня напряжения с высокопроизводительным встроенным мультиплексором
Тройной сумматор на основе CNTFET с высокой производительностью
Компаратор величин с низким энергопотреблением
Разработка порогового логического элемента с токовым режимом для анализа задержки
Конструкция линейных декодеров со смешанной логикой с низким энергопотреблением и высокой производительностью
Проектирование логической тестируемости конвенции о сне
Переключатель уровня напряжения для приложений с двойным питанием с высокой скоростью и энергоэффективностью
Конструкция и анализ двойного хвостового компаратора малой мощности и низкого напряжения
Конструкция с триггером на основе импульсного запуска с низким энергопотреблением с использованием метода сквозного сигнала
Разработка эффективных схем на основе полевых транзисторов, реконфигурируемых во время работы
Компаратор величин с низким энергопотреблением
Анализ задержки схем логических вентилей с порогом текущего режима

В Проекты СБИС на базе ПЛИС для студентов инженерных специальностей и Разработка мини-проектов CMOS VLSI перечислены ниже.

Разработка и описание усиленных схем SEU для FPGA на основе SRAM
Гибридная конструкция LUT на основе компактного мемристора и его возможное применение в FPGA
Реализация ПЛИС на основе ультразвукового датчика для измерения расстояний
Реализация FPGA для Booth Multiplier с Spartan6 FPGA
Дискретное вейвлет-преобразование на основе подъема с помощью Spartan3 FPGA
Контроллер ARM в робототехнике с использованием ПЛИС
UART на базе FPGA с многоканальным доступом
Подавление шума сигнала ЭКГ с помощью FPGA
Реализация FPGA на основе UTMI и уровень протокола USB 2.0
Реализация медианного фильтра с Spartan3 FPGA
Реализация FPGA на основе алгоритма AES
Система оповещения безопасности на основе PIC для реализации FPGA с Spartan 3an
Реализация FPGA для разработки контроллера для систем дистанционного зондирования
Комплект обработки изображений ПЛИС с использованием линейной и морфологической фильтрации изображений
Реализация медицинского Fusion Image на основе Spartan3 FPGA

Список Мини-проекты СБИС с использованием кода VHDL включает следующее.

Компаратор с высоким быстродействием с использованием СБИС
Множитель числа с плавающей запятой с использованием СБИС
Преобразование двоичного в серый на основе СБИС
Цифровой фильтр
CLK Gating на основе СБИС
Ведический множитель
CMOS FF с использованием СБИС
Архитектура параллельного процессора с использованием СБИС
Полный сумматор на основе СБИС
Разработка DRAM / динамической памяти с произвольным доступом на основе VLSI
Макет SRAM на основе СБИС
Цифровой сигнальный процессор на базе СБИС
Мультиплексор на базе СБИС
Проектирование блока МАП на базе СБИС
Дифференциатор на основе СБИС
БПФ на основе СБИС или быстрое преобразование Фурье
Архитектура дискретного косинусного преобразования на основе СБИС
16-битный умножитель с использованием VLSI19
Проектирование буфера FIFO на основе СБИС
Скоростной ускоритель на базе СБИС

Проекты СБИС с использованием MATLAB и Xilinx

Список проектов СБИС на основе MATLAB и Проектов СБИС с использованием Xilinx включает следующее.

Разработка и анализ CDMA-модема с помощью MATLAB
Разработка FIR-фильтра с использованием VHDL для анализа на базе FPGA и MATLAB
Моделирование системы на основе ModelSim и Matlab или Simulink для автомобильной техники
Аддеры на основе Xilinx, такие как Ripple Carry & Carry Skip
Арифметический блок на основе 32-битного числа с плавающей запятой
ALU с плавающей запятой
RISC-процессор на базе 32-битного
Возможности свертки ортогонального кода
Торговый автомат на базе Xilinx и Verilog
Сумматоры параллельных префиксов на базе Xilinx с 256-битными
Протокол для взаимной аутентификации с использованием Xilinx
Структура доступа с однократным циклом для логического тестирования с использованием Xilinx
UTMI и USB2.0 на уровне протокола с использованием Xilinx
Настройка сжатия и декомпрессии данных с использованием ПЛИС Xilinx
ПЛИС на базе BIST и Spartan на базе Xilinx 4000
БИХ-фильтр на основе MATLAB и VLSI
КИХ-фильтр с использованием MATLAB

Проекты IEEE

В список проектов IEEE VLSI указан ниже.

Система беспроводной домашней автоматизации на базе СБИС с использованием Bluetooth
Устранение импульсных помех в изображении с помощью эффективной архитектуры СБИС
Архитектура процессора в памяти для сжатия мультимедиа
Мониторинг температурной системы с помощью облака и Интернета вещей
Реализация системы OFDM с IFFT и FFT
Разработка и реализация кода Хэмминга с помощью Verilog
Распознавание отпечатков пальцев на основе VHDL с использованием фильтра Габора
Переназначение арифметических функций с помощью ПЗУ в зависимости от приближенных подходов
Анализ высокой эффективности и производительности декодера кода с проверкой четности при низкой плотности в приложениях с низким энергопотреблением
Архитектуры БПФ с прямой связью конвейерного Radix-2k
Дизайн триггеров для приложений СБИС с использованием технологии CMOS с высокой производительностью
Дизайн КИХ-фильтра с таблицей поиска по распределенной арифметике
Недорогой процессор с улучшенным масштабированием изображения на основе СБИС
Реализация ASIC и разработка усовершенствованного турбокодера и декодера с 3GPP LTE
Защелки Push-Pull Pulsed с низким энергопотреблением и высокой скоростью
Расширенное сканирование при тестировании с низким энергопотреблением
Архитектура СБИС арифметического кодера для SPIHT
Реализация VHDL для UART
Стабилизатор напряжения на основе СБИС с малым падением напряжения
Флэш-дизайн АЦП с улучшенной схемой компаратора
Конструкция умножителя с низким энергопотреблением и составной логикой с постоянной задержкой
Двуххвостовой компаратор с высокой производительностью и низким энергопотреблением
Система флэш-памяти с высокой производительностью в зависимости от буфера записи и виртуальной памяти
FF с низким энергопотреблением на основе подхода Sleepy Stack
Оптимизация мощности LFSR для BIST с низким энергопотреблением, реализованная в HDL
Проектирование и внедрение торговых автоматов с Verilog HDL
Конструкция аккумулятора на основе генерации 3-весовой диаграммы с LP-LSFR
Декодер Рида-Соломона с высокой скоростью и низкой сложностью
Техника создания более быстрого множителя Дадды
Приемник FM-радио на основе цифровой демодуляции
Генерация тестового шаблона со схемами BIST
Реализация архитектуры СБИС с высокоскоростным конвейером
Разработка протокола OCP на чипе шины с использованием функций шины
Детектор фазовой частоты и конструкция зарядного насоса, используемые для высокочастотного контура фазовой автоподстройки частоты
Кэш-память и дизайн контроллера кеш-памяти с VHDL
Реализация на базе ASTRAN маломощных компрессоров сумматора 3-2 и 4-2
Система предоплаты за электроэнергию с использованием встроенной схемы
Реализация перекрытия с использованием логической ячейки и ее анализа мощности
Carry Look Ahead Adder с различным анализом битовой производительности с использованием VHDL
Проектирование уровня канала передачи данных с использованием MAC-адреса Wi-Fi Протоколы
Реализация FPGA для протокола взаимной аутентификации с модульной арифметикой
Генерация ШИМ-сигнала с использованием FPGA и переменного рабочего цикла

Проекты в реальном времени

Список Проекты СБИС реального времени в основном включают мини-проекты СБИС с использованием кода VHDL и проекты программного обеспечения СБИС для студентов инженерных специальностей.

Прагматическая интеграция кэша строк SRAM в гетерогенную трехмерную архитектуру DRAM с использованием TSV
Встроенный метод самотестирования для диагностики сбоев задержки в кластерных программируемых вентильных массивах
ASIC-дизайн комплексного умножителя
Недорогая реализация СБИС для эффективного устранения импульсного шума
На базе FPGA Космический вектор ШИМ ИС управления для привода трехфазного асинхронного двигателя
Реализация автокоррелятора и алгоритма CORDIC в СБИС для WLAN на основе OFDM
Автоматическое извлечение дороги с использованием спутниковых изображений высокого разрешения
Дизайн VHDL для сегментации изображений с использованием фильтра Габора для обнаружения заболеваний
Архитектура турбо-декодера низкой сложности для энергосберегающих беспроводных сенсорных сетей
Улучшение возможностей свертки ортогонального кода с помощью реализации на ПЛИС
Разработка и реализация ALU с плавающей запятой
Дизайн CORDIC для фиксированного угла поворота
Коды продукта Рида-Соломона для реализации контроллера флэш-памяти NAND на микросхеме FPGA
Повышение эффективности доступа для чтения к статистической памяти SRAM с использованием цепей с отрицательной емкостью
Управление питанием сетевых интерфейсов MIMO в мобильных системах
Разработка стандарта шифрования данных для шифрования данных
Маломощный и эффективный сумматор Carry Select
Синтез и реализация UART с использованием кодов VHDL
Улучшенные архитектуры для объединенного модуля сложения-вычитания с плавающей точкой
1-разрядный полностью цифровой передатчик на основе ПЛИС, использующий дельта-сигма модуляцию с выходом RF для SDR
Оптимизация использования поиска по цепочке в декодере BCH для передачи с высокой частотой ошибок
Цифровой дизайн передатчика DS-CDMA с использованием Verilog HDL и FPGA
Разработка и реализация эффективной архитектуры систолического массива
Алгоритм обучения динамики роботов на основе СБИС
Конструкция универсального мультимедийного функционального блока с использованием техники подавления паразитной мощности
Проектирование автобусного моста между AHB и OCP
Поведенческий синтез асинхронных схем
Оптимизация скорости модифицированного декодера Витерби на основе FPGA
Реализация интерфейса I2C
Высокоскоростной / маломощный умножитель с использованием усовершенствованной техники подавления паразитной мощности
Фиксация виртуального напряжения питания цепей с силовыми стробами для активного снижения утечки и надежности оксида затвора
Энергоэффективный канализатор на базе FPGA для программно-определяемого радио
Архитектура СБИС и прототипирование цифровой камеры на ПЛИС для защиты изображений и аутентификации
Улучшение работы комнатного робота
Проектирование и реализация сети перестановок на кристалле для многопроцессорной системы на кристалле
Метод синхронизации скорости передачи символов для беспроводных систем OFDM с низким энергопотреблением
Контроллер DMA (прямой доступ к памяти) с использованием VHDL / VLSI
Реконфигурируемое БПФ с использованием архитектуры на основе CORDIC для приемников MIMI-OFDM
Техника подавления паразитной мощности для приложений мультимедиа / DSP
Эффективность кодов BCH в водяных знаках цифровых изображений
Контроллер SD-RAM с двойной скоростью передачи данных
Реализация фильтра Габора для распознавания отпечатков пальцев с использованием Verilog HDL
Разработка практичной нанометровой шкалы с резервированием через стандартную библиотеку ячеек для улучшенного резервирования за счет 1 скорости вставки
Алгоритм сжатия и декомпрессии данных без потерь и его аппаратная архитектура
Платформа для исправления многобитовых программных ошибок
Эффективное сжатие тестовых данных на основе Витерби
Реализация блоков FFT / IFFT для OFDM
Сжатие изображений на основе вейвлетов с помощью прогрессивного кодирования СБИС
Реализация в СБИС полностью конвейерной архитектуры без множителя 2d DCT / IDCT для Jpeg
Эмуляция отказов синхронных последовательных цепей на основе ПЛИС

Таким образом, это все о списке проектов СБИС для инженеров, студентов M.Tech, которые помогают при выборе темы проекта последнего года обучения. Потратив свое драгоценное время на просмотр этого списка, мы полагаем, что у вас есть довольно хорошее представление о выборе темы проекта по вашему выбору из списка проектов СБИС, и надеемся, что у вас достаточно уверенности, чтобы взять любую тему из список. Для получения дополнительной информации и помощи с этими проектами вы можете написать нам в разделе комментариев ниже. Вот вам вопрос, что такое VHDL?

Фото Кредит